

SIGNAL TRANSFER DEVICE

Patent Number: JP11313114

Publication date: 1999-11-09

Inventor(s): IGARASHI YOICHI

Applicant(s): HITACHI LTD

Requested Patent: JP11313114

Application Number: JP19980120989, 19980430

Priority Number(s):

IPC Classification: H04L25/02, G06F3/00, G09G3/20, G09G3/36

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To extend transfer distance and to suppress fluctuations of impedance by arranging the connectors of the sending side and the reception side of a repeating substrate in the same directions without crossing wirings and connecting resistors to the respective wirings.

SOLUTION: In a liquid crystal display using an LVDS transfer system, the output LVDS of a transmitter device on a computer-side is transferred to a repeating substrate 2 by a monitoring cable 1 and is transferred to the receiver 11A of the interface substrate 3 of a liquid crystal display by a cable 2 through the repeating substrate 2. In the repeating substrate 2, the reception side connector 20A and the sending side connector 20B are fixed by making them face the same direction and the signal lines of the positive side and the negative side are wired without making them cross each other. Thus, fluctuations of impedance is suppressed. A pull-up resistor 22A is inserted on the positive side of the signal line and a pull-down resistor 22B on the negative side between a power source Vcc and ground GND so that noises in an LVD signal is removed.

Data supplied from the esp@cenet database - I2

This Page Blank (uspto)

(51) Int.Cl.⁸ 譲別記号
 H 04 L 25/02
 G 06 F 3/00
 G 09 G 3/20 6 3 3
 3/36

F I
 H 04 L 25/02 V
 G 06 F 3/00 T
 G 09 G 3/20 6 3 3 P
 3/36

審査請求 未請求 請求項の数 1 O.L (全 9 頁)

(21) 出願番号 特願平10-120989

(22) 出願日 平成10年(1998)4月30日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6 番地

(72) 発明者 五十嵐 陽一
 千葉県茂原市早野3300番地 株式会社日立
 製作所電子デバイス事業部内

(74) 代理人 弁理士 秋田 収喜


(54) 【発明の名称】 信号転送装置

(57) 【要約】

【課題】 極めて簡単な構成にも拘らず、転送の延長化を図ることができるとともに、インピーダンスの変動を抑制する。

【解決手段】 差動方式による2つの信号線によって、送り手側から受け手側へ信号を転送する形態で、該送り手側から受け手側の間に少なくとも1つの中継基板が存在するものであって、前記中継基板は、送り手側の信号線に接続されるコネクタと、受け手側の信号線に接続されるコネクタと、これら各コネクタとの間に接続される配線とが備えられ、前記配線はそれらが交差することなく配置され、かつ、各コネクタは同じ向きに配置されているとともに、前記各配線には抵抗が接続されている。

図 1



【特許請求の範囲】

【請求項1】 差動方式による2つの信号線によって、送り手側から受け手側へ信号を転送する形態で、該送り手側から受け手側の間に少なくとも1つの中継基板が存在するものであって、

前記中継基板は、送り手側の信号線に接続されるコネクタと、受け手側の信号線に接続されるコネクタと、これら各コネクタとの間に接続される配線とが備えられ、前記配線はそれらが交差することなく配置され、また、各コネクタは同じ向きに配置されているとともに、前記各配線には抵抗が接続されていることを特徴とする信号転送装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は信号転送装置に係り、たとえば液晶表示装置に適用して好適な信号転送装置に関する。

【0002】

【従来の技術】 たとえば液晶表示装置は、今までTTLあるいはMOS(CMOS)による駆動装置によって本体コンピュータから制御がなされるように構成されている。

【0003】しかし、近年における液晶表示装置の高解像度化にともなって、上述したTTLあるいはMOS(CMOS)による駆動では、もはや転送不可能な状況にあることが指摘されている。信号周波数の高速化あるいは電磁波障害(EMI)の問題があるからである。

【0004】そこで、LVDS方式と称される転送方式が開発され、この転送方式を採用したノート型パーソナルコンピュータが知られるに到っている。

【0005】ここで、このLVDS方式は、本体コンピュータ側にトランスミッタ装置(半導体集積回路)を、液晶表示装置側にレシーバ装置(半導体集積回路)をそれぞれ実装するとともに、これらの間にツイストペアのワイヤーケーブル又はフレキシブルケーブルを用いて1対1に接続させる構成によって実現されている。

【0006】

【発明が解決しようとする課題】 しかし、近年になって、液晶表示装置それ自体を、コンピュータのモニタとして、コンピュータ本体と独立した筐体として構成し、かつ該LVDSの転送方式をモニタのインターフェースとして構成した場合に、次のような不都合が指摘されるに到った。

【0007】すなわち、ノート型パーソナルコンピュータの場合、上述したように、トランスミッタとレシーバーがコネクタを通じてケーブルで直接接続する形態であれば、該トランスミッタとレシーバーの間は30cmから50cmと短くかつケーブルで直接接続されるのでインピーダンス(たとえば100Ω)の調整はほぼケーブルに集中して構成でき、特に問題となるものではなかつ

た。

【0008】しかし、LVDSの転送方式をモニターのインターフェースとして構成する場合に、液晶表示装置とは別に外付けの中継基板を設け、信号をこの中継基板で受け、それから該液晶表示装置へ信号が送られる形態をとる必要が生じてくる。

【0009】そして、中継基板にはモニター用のコネクタを設け、このコネクタに対してケーブルの抜き・挿しができるように構成する必要も生じてくる。

10 【0010】この場合、LVDSのように差動式とはいって、インピーダンスのマッチング、あるいは、低振幅の信号をインターフェースを介して液晶表示装置へ正しく伝送させる困難性がともなうことが免れ得ない。

【0011】これを解決する方法として、たとえば、該中継基板にレシーバーとトランスミッタを備えさせ、信号をTTL/CMOS信号に戻し、基板内を伝送させた後、再度LVDS信号に変換させて液晶表示装置に伝送させることが考えられるが、その果たす機能からみて構成が複雑になるという不具合がある。

20 【0012】本発明はこのような事情に基づいてなされたものであり、その目的は、極めて簡単な構成にも拘らず、転送の延長化を図ができるとともに、インピーダンスの変動の抑制できる信号転送装置を提供することにある。

【0013】

【課題を解決するための手段】 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。すなわち、本発明による信号転送装置は、差動方式による2つの信号線によって、送り手側から受け手側へ信号を転送する形態で、該送り手側から受け手側の間に少なくとも1つの中継基板が存在するものであって、前記中継基板は、送り手側の信号線に接続されるコネクタと、受け手側の信号線に接続されるコネクタと、これら各コネクタとの間に接続される配線とが備えられ、前記配線はそれらが交差することなく配置され、かつ、各コネクタは同じ向きに配置されているとともに、前記各配線には抵抗が接続されていることを特徴とするものである。

【0014】

30 【発明の実施の形態】 以下、本発明による信号転送方式の一実施例を図面を用いて説明する。図2は、LVDS転送方式を用いたフラット・ディスプレイシステムの一実施例を示す構成図である。

【0015】このフラット・ディスプレイシステムは、本体コンピュータ1、中継基板2、インターフェース基板3、および、TFT液晶ディスプレイ4から構成されている。

【0016】まず、カラー用のTFT液晶ディスプレイ4があり、このTFT液晶ディスプレイ4はたとえばアクティブマトリスク型の横電界方式からなっている。

【0017】すなわち、液晶を介して互いに対向配置される一対の透明基板のうち一方の透明基板の液晶側の面に、そのx方向に延在しy方向に並設されたゲート信号線とy方向に延在しx方向に並設されたドレイン信号線とで囲まれた各領域を画素領域（横1024×縦768）とする表示部が形成されている。

【0018】そして、この画素領域には、ゲート信号線からのゲート信号（電圧）の供給によってオンされる薄膜トランジスタ（TFT）と、このオンされた薄膜トランジスタを介してドレイン信号線を介して供給される映像信号（電圧）が印加される画素電極と、この画素電極と間隔を有して配置され前記映像信号に対して基準電圧が印加される対向電極とが備えられている。

【0019】画素電極と対向電極との間を透過する光を該各電極に発生する透明基板とほぼ平行な電界成分によって制御するようにしていることから、横電界方式と称される所以となっている。

【0020】なお、前記ゲート信号線にはゲートドライバ6からゲート信号が供給され、前記ドレイン信号線にはドレインドライバ7から映像信号が供給されるようになっている。

【0021】このTFT液晶ディスプレイ4の本体コンピュータ1とのインターフェースは、2画素単位、つまり赤（R）、緑（G）、青（B）の各データ一つを組にして2組をLVDS転送方式に基づいて転送されるようになっており、その転送は、後に詳述する中継基板3、およびインターフェース基板3を介してなされるようになっている。

【0022】本体コンピュータ側には2個のトランシッタ装置10A、10Bが、インターフェース基板3には2個のレシーバ装置11A、11Bが実装されている。ここで、トランシッタ装置10A、10Bおよびレシーバ装置11A、11Bがそれぞれ2個使用されているのは、これらの最大動作周波数に依存するためであって、これらの性能が向上すればそれぞれ1個であってもよいことはいうまでもない。

【0023】このLVDS転送方式は、差動信号方式により2つの信号で1つの組を形成し、一方を+側とし他方を-側と定義した場合に、それぞれ+側と-側の各信号線は、レシーバ装置11A、11B側の入力付近においてたとえば100Ωの抵抗で接続されている。

【0024】これは、各差動信号線のインピーダンスを100Ωに定義することにより、インピーダンスの終端抵抗値を確保するためである。

【0025】1組のトランシッタ装置10A、10Bとレシーバ装置11A、11Bとの間では、クロック用に差動信号を1組、表示データおよび制御信号用にそれぞれ差動信号を3組で行うようになっている。

【0026】この際ににおけるLVDSの信号レベル（電圧値）を図3に、また、転送データフォーマットを図4

に示している。

【0027】また、このLVDS転送方式では、表示データ用の差動信号の本数を減らすために、トランシッタ装置10A、10Bにおいて入力される表示データを7個分をパラレル/シリアル変換し、これを差動信号線上に転送し、レシーバ装置において、元のパラレルデータに戻して出力するようになっている。

【0028】このため、表示データ用の差動信号上のシリアルデータ部分の周波数はクロックのそれの7倍にあたるようになっている。

【0029】また、TFT液晶ディスプレイ4の制御信号にあたる垂直同期信号、水平同期信号およびディスプレイ・タイミング信号もシリアル変換されるデータとともに送られるようになっている。これらの信号は表示開始位置を認識するために使用されるようになっている。

【0030】インターフェース基板3上の表示制御装置14は、半導体集積回路（LSI）により構成され、レシーバ装置11A、11Bから表示データと表示制御信号を受け取り、これら情報によって電源回路16、およびTFT液晶ディスプレイ4上のドレインドライバ7、ゲートドライバ6を制御および駆動するようになっている。

【0031】この場合、ドレインドライバ7へは受け取った表示データを各ドレインドライバ7のバス用に並べ変えて出力するようになっている。

【0032】ゲートドライバ6へは、1水平時間ごとにゲート信号線に電圧を供給するように、水平同期信号およびディスプレイ・タイミング信号に基づき、1水平時間周期のパルスを与えるようになっている。

【0033】ここで、1フレーム時間単位では、第1ライン目からの表示になるよう、垂直同期信号を基にフレーム開始指示信号も与えられるようになっている。

【0034】図5(a)は、ドレインドライバ7の制御駆動信号を表示制御装置の入力側の信号との関係で示した図を示し、図5(b)はゲートドライバ6の制御駆動信号を該表示制御装置の入力側の信号との関係で示した図を示している。

【0035】次に、前記中継基板2の構成を図1を用いて説明する。同図において、本体コンピュータ1側のトランシッタ装置10A、10Bから出力されたLVDSは、ケーブル（モニター用ケーブル）1によって中継基板2に転送され、さらにケーブル2によって該中継基板2からインターフェース基板3に転送されるようになっている。

【0036】ケーブル1は中継基板2に設けられた受け手のコネクタ20Aに抜き・挿しできるようになっており、またケーブル2は中継基板2に設けられた送り手のコネクタ20Bに抜き・挿しできるようになっている。

【0037】中継基板2には、受け手のコネクタ20Aと送り手のコネクタ20Bとの間ににおいて、”+側”

一側”の信号線が交差すること無く配線されている。

【0038】そして、これにより、受け手のコネクタ20Aと送り手のコネクタ20Bは、それらが同じ向きに指向するようにして中継基板2に固定されている。

【0039】なお、これはトランスマッタ装置10A、10B側のピン配置とレシーバ装置11A、11B側のピン配置とが少なくともLVDS関係のピン配置と同じ場合（“+側”“-側”的並びが同じ）に効果を有するようになる。

【0040】中継基板2によるインピーダンスの変動要因は、2つのコネクタ20A、20Bとその間の基板配線（長さと間隔）である。この場合、インピーダンスの変動値は動的に変化するのではなく、基板の材質、配線の幅、間隔およびコネクタの材質、構造で決定される。

【0041】このため、中継基板2内の信号線を交差させることなく配線し、さらに、この配線に接続される受け手のコネクタ20Aと送り手のコネクタ20Bの向きを同じにすることによりインピーダンスの変動をできるだけ抑制する趣旨である。

【0042】さらに、中継基板2の組となっている信号線の“+側”にはプルアップ抵抗22Aが、また“-側”にはプルダウン抵抗22Bが挿入されている。これにより、LVDS信号のノイズを除去することができるようになる。

【0043】この場合、“+側”にプルダウン抵抗が、また“-側”にプルアップ抵抗が挿入されても同様にLVDS信号のノイズを除去できることから、このようにもよいことはいうまでもない。

【0044】上述した中継基板2はそれのみの機能を有するものとして説明したものである。しかし、図6に示すように、たとえば、キーボード、マウスを制御する中継装置としての機能を備えるようにしてもよいことはい

うまでもない。また、カメラを装備させ、その信号をコンピュータ本体1側に送れるようにしてもよい。さらに、TFT液晶ディスプレイ4を駆動するための電源制御回路を設け、コンピュータ本体1側からの制御信号を認識し、低消費電力モードと判定した場合には該ディスプレイ4の電源をオフさせるような機能をもたせるようにもよいことはいうまでもない。

【0045】

【発明の効果】以上説明したことから明らかなように、10 本発明による信号転送装置によれば、極めて簡単な構成にも拘らず、転送の延長化を図ることができるとともに、インピーダンスの変動を抑制できるようになる。

【図面の簡単な説明】

【図1】本発明による信号転送装置の一実施例を示す要部構成図である。

【図2】本発明による信号転送装置をフラット・ディスプレイシステムに適用させた一実施例を示す全体構成図である。

【図3】図2におけるLVDSの信号レベルの一実施例を示す図である。

【図4】図2におけるLVDSの転送データフォーマットの一実施例を示す図である。


【図5】図2において、液晶ディスプレイの各ドライバの制御駆動信号を表示制御装置の入力側の信号との関係で示した図である。

【図6】本発明による信号転送装置の他の実施例を示す説明図である。

【符号の説明】


2…中継基板、3…インターフェース基板、11A、11B…レシーバ装置、20A…コネクタ（受け手）、20B…コネクタ（送り手）、22A…プルアップ抵抗、22B…プルダウン抵抗。

【図3】




【図1】

図1




【図2】



【図4】

図 4



【図5】

図5

(a)



(水平方向のタイミング)

[表示制御装置：入力]


クロック



水平同期信号

ディスプレイ
タイミング信号

表示データ



[表示制御装置：出力]

クロックD1




クロックD2



(ドライン) データ



クロックG



ドライン線へのデータ出力タイミング

ゲートラインの切り替わりタイミング

(b)

(垂直方向のタイミング)

[表示制御装置：入力]

垂直同期信号



水平同期信号

ディスプレイ
タイミング信号

[表示制御装置：出力]

クロックD1



フレーム開始指示信号




クロックG



第一ライン目が駆動される期間

【図6】



This Page Blank (uspto,